⑩日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-30022

⑤Int. Cl. 5 G 06 F

識別記号

庁内整理番号

母公開 平成3年(1991)2月8日

3 8 0 3 1 0

7361-5B 9072-5B

審査請求 未請求 請求項の数 1 (全4頁)

情報処理装置 60発明の名称

> 頭 平1-166082 ②持

顧 平1(1989)6月27日 ②出

野 明 者 個発

山梨県甲府市丸の内1丁目17番14号 甲府日本電気株式会

社内

①出 願

甲府日本電気株式会社

山梨県甲府市大津町1088-3

弁理士 内 原 倒代 理

1. 発明の名称

情報処理装置

- 2. 特許請求の範囲
- 1. バイプライン構成の情報処理装置において、

命令プリフェッチ部と演算実行部間にあるバッ ファが一杯であるにもかかわらず命令プリフェッ チ部が誤動作してさらに情報をバッファに審込も うとした時、情報の書込みを抑止する手段と、

書込もうとしたバッファ内同一ワードの誤動作 表示エリアにその旨を書込む手段と、

演算実行部が書込みを抑止された情報を読もう とした時、誤動作表示エリアの情報によりエラー を認識し、エラーを発生した命令を特定する手段 を有することを特徴とする情報処理装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はバイブライン構成の情報処理装置に関 し、特に命令ブリフェッチ部と演算実行部間にあ るバッファの制御方式に関する.

〔従来の技術〕

従来、パイプライン構成の情報処理装置におい てはプリフェッチ部と演算実行部間の実行速度の 差を吸収することを目的としてバッファが設けら れている。

ある命令の実行速度が例えばプリフェッチ部で は1丁、演算実行部では3丁かかるような場合で 同様の命令が連続してもプリフェッチ部は処理結 果として演算実行郎へ受け渡す各制御情報をバッ ファへ格納することにより、演算実行部での処理 状況を意識することなく次の命令の処理へ移るこ とができる。逆に、ブリフェッチ部で3T、演算 実行部で1Tかかる命令が現れても演算実行部は バッファ内の制御情報が尽きるまでプリフェッチ 部の処理状況を意識することなく順次命令を処理 できる。パッファが一杯になった場合、ブリ フェッチ部が次にバッファに書込まないようにブ リフェッチ部にフル信号を送り、ブリフェッチ部 を待ち状態にする。この待ち状態は演算実行部が バッファより読出し、バッファに空きができた時

に解除される。バッファが空になった場合、演算 実行部へエンプティ信号を送り、バッファに次の 制御情報がセットされるまで演算実行部を待ち状態にする。エンプティ信号、フル信号は、バッファのリードポインタ、ライトポインタおよび リード指示信号、ライト指示信号の状態により判定され作られる。

このようなパッファでブリフェッチ部からの書込み時、何らかの障害が発生し、パッファがフル状態であるにもかかわらず、書込みをしようとした場合、従来は、ライトポインタがリードポインタを追い越したことを検知することでエラーと判断していた。

[発明が解決しようとする課題]

上述した従来の障害の検出方式では、エラーを 起した命令を限定することが難しく、誤動作時の 審込みを許すため、障害が複数の命令へ伝播して しまい、命令の再試行やプロセッサリリーフなど の障害処理が不可能となってしまうという欠点が ある。

次に、本発明の実施例について図面を参照して説明する。

第1 図は本発明の一実施例を示す情報処理装置 のブロック図である。

プリフェッチ部2と演算実行部3の間にバッァ 」が設けられている。ライトアドレスレジスタ 11はパッファ1のライトアドレスを保持するレ ジスタであり、バッファしへのライト指示信号し 41により+1カウントアップする。リードアド レスレジスタ12はバッファ1のリードアドレス を保持するレジスタであり、演算実行部3より送 られるリード指示信号301により+1カウント アップする。エンプティ/フル検出回路13は リードアドレスレジスタ!2、ライトアドレスレ ジスタ11の値およびプリフェッチ部2出力のラ イト指示信号201とリード指示信号301より バッファ1の状態をチェックし、バッファ1が一 杯の時はフル信号131を、空の時はエンプティ 信号132をそれぞれ出力する。誤動作検出回路 5は、エンプティ/フル検出回路13の出力する

[課題を解決するための手段]

本発明の情報処理装置は、命令ブリフェッチ部と演算実行部間にあるバッファが一杯であるとにもかかわらず命令ブリフェッチ部が誤動作したされておりとしたが、情報を加止する手段と、ひもうとしたが、でいる手段と、演算実行部が書込みを加止された時報を読むりとした時、誤動作表示エリアの情報を表する・でまる手段を有する・

(作用)

バッファが一杯であるにもかかわらず、命令ブリフェッチ部が誤動作して、情報をバッファに書い込もうとした時、その旨が誤動作表示エリアに書いまれる。そして演算実行部が書込みを抑止された情報を読もうとした時、誤動作表示エリアよりエラーを認識してエラーを発生した命令を特定するので、その命令を再試行できる。

[宴旅例]

フル信号131が出力されている状態でブリ フェッチ部2がライト指示信号201を出力した 場合を検出する。誤動作検出回路5がエラーを検 出した場合、信号501により、バッファーおよ びパッファ1と同一アドレスで制御されるバッ ファ4への書込みが制御される。まず、アンド回 路14によりブリフェッチ部2からのライト指示 倡号201は抑止され、ライトアドレスレジスタ 11のカウントアップもされない。ライト指示信 号201が抑止された結果、會込みが抑止された ブリフッェチ部2の出力情報は失われてしまうた め、その情報に対応する命令の演算は実行不可能 となる。バッファ4は誤動作表示エリアに対応す るパッファであり、エラー発生により書込みが抑 止されたワード位置にその旨書込み、演算実行部 3 が失われた情報を読出すタイミングでエラーを 演算実行部3へ報告することを目的としている。 パッファ4はパッファ1と同じくリードアドレス レジスタ12、ライトアドレスレジスタ11によ りリードアドレス、ライトアドレスが指定され

る。ライト指示はプリフェッチ部2から送られる ライト指示信号201により、信号線501の データが書込まれる。誤動作後の最初のリード動 作で、誤動作により書込みが抑止されたワード位 置と同一位置に審込まれているデータを読みに行 く。曹込みが抑止されたため、目的のデータは保 **喰されるが、同一ワードのバッファ4の誤動作表** 示エリアはエラーを表示した情報が読出されてし まう。このエラー表示は抑止されたデータに対応 するものであり、読出されたデータとは対応して いない。したがって、誤動作後最初のリードによ るエラー表示は無効にする必要がある。そのた め、麒動作検出回路5より出力される信号502 でパッファ4から読出された値をアンド回路41 を通しマスクする。僧号502は誤動作後1回目 のリードがされるまでの間 "0" を示し、2回目 以降のリード時は "1" を示す。したがって、 バッファ4から読出されるデータは、誤動作後1 回目のリードのみ無効となる。演算実行部3は信 号線411でエラーが報告されると、ただちに処

以上説明したように本発明は、ブリフェッチ邸と演算実行部間のバッファへの書込み制御でエラーを検出した場合、エラーを発生したバッファ内情報の属する命令を特定し、その命令が演算実行される段階でエラーを報告することにより、その命令の再試行を可能とするという効果がある。

4. 図面の簡単な説明


第1図は本発明の一実施例を示す情報処理装置のプロック図、第2図は第1図の誤動作検出回路 5の詳細プロック図である。

- 1 … バッファ、
- 2 … プリフェッチ部、
- 3 … 演算與行部、
- 4 … バッファ、
- 5 … 誤動作検出回路、
- 11…ライトアドレスレジスタ、
- 12…リードアドレスレジスタ、
- 13…エプティ/フル検出回路、
- 14,41…アンド回路、
- 52, 53…フラグ.


理を中断し、エラーを発生した命令を特定した 後、情報処理装置に対し、現在演算処理装置3で 実行中の命令より再試行を指示する。

第2図は誤動作検出回路5の詳細なブロック図である。

(発明の効果)



第1図



第2図